La capacidad de modificacion, en tiempo de ejecucion, de parte de un diseno implementado en una Field Programmable Gate Array (FPGA), abre novedosas posibilidades de diseno. Es posible modificar un diseno o actualizarlo "sobre la marcha," sin necesidad de rediseno total del sistema ni de reconfiguracion completa del dispositivo, solo aquellos componentes que vayan a ser modificados o reemplazados. Actualmente el diseno de estos sistemas dinamicamente reconfigurables, presenta una serie de problemas como los siguientes: a) como realizar el proceso de reconfiguracion de manera eficiente (reducir latencia), b) como y cuando detener/reemplazar/activar un componente (gestion de reconfiguracion), c) como y donde almacenar su estado (persistencia y asignacion de memoria), d) como acceder al nuevo componente (localizacion), e) como lograr la integracion de Ips (adaptabilidad), y f) como facilitar la migracion de tareas Hw-Hw, Sw-Hw y Hw-Sw. Esta Tesis Doctoral propone una solucion integral, la cual es desarrollada y presentada como un conjunto de servicios que han sido disenados para dar respuesta a cada uno de estos problemas."