Les contraintes impos es au concepteur de circuits int gr s CMOS sont de plus en plus fortes. Dans ce cadre, les m thodes de conception g n ralement utilis es dites "standard" montrent certaines limites. Il en r sulte que les circuits g n r s ne sont pas optimaux soit en terme de surface, de d lai ou de consommation. Dans cet ouvrage, une approche bas e sur le concept original de cellule virtuelle est pr sent e. Une des premi res cons quences de la suppression des contraintes li es au temps de d veloppement des biblioth ques de cellules standards est de permettre la g n ration et l' valuation tr s rapides des performances du bloc logique en cours de conception. De plus, la plus grande flexibilit (en terme de fonctionnalit des cellules et de dimensionnement des transistors) de l'approche propos e constitue une solution aux probl mes li s la conception de blocs optimis s dans les technologies sous-microniques actuelles. Les r sultats pr sent s montrent que cette approche de conception est susceptible de conduire des gains importants en terme de surface et de consommation tout en permettant une migration rapide vers les nouvelles technologies (prototypage rapide).