W niniejszej ksi??ce zaprojektowali?my 64-bitowy dekoder, dekoder obsluguj?cy Internet rzeczy (IoT), energooszcz?dny kontroler sygnalizacji ?wietlnej, automatyczne bariery oparte na czujnikach na publicznych przejazdach kolejowych, czujnik ladowania urz?dze? mobilnych wykorzystuj?cy standard LVCMOS IO, biomedyczny zegarek na r?k?, czytnik Unicode dla j?zyków greckiego, laci?skiego i sindhi, zegar cyfrowy oraz filtr FIR wykorzystuj?cy Verilog. Korzystamy z Design Goal, skalowania pojemno?ci, skalowania cz?stotliwo?ci, podej?cia projektowego uwzgl?dniaj?cego temperatur?, bramkowania zegara, skalowania napi?cia, standardów LVCMOS IO, standardów HSTL IO oraz standardów SSTL IO. Korzystamy z najnowszych ukladów FPGA Virtex-6, Kintex-7 i Artix-7 opartych na technologii 28 nm i 40 nm. Do szacowania mocy u?ywamy XPower Analyzer, a do symulacji j?zyka opisu sprz?tu - Xilinx. Podsumowuj?c, omówili?my ponad 10 ró?nych obwodów i 10 ró?nych technik energooszcz?dnych, które pomog? badaczom i osobom ucz?cym si? poznac te techniki i zastosowac je we wlasnych projektach, aby tworzyc energooszcz?dne projekty z wykorzystaniem j?zyka Verilog.