Proponiamo un nuovo approccio scalabile per ridurre la PD durante il test a velocit di circuiti sequenziali con LBIST basato su scansione, utilizzando lo schema launch-on-capture. Ci si ottiene riducendo il fattore di attivit della CUT, mediante un'adeguata modifica dei vettori di test generati dall'LBIST dei circuiti sequenziali. La generazione di un significativo power droop (PD) durante il test a velocit costante eseguito dal Logic Built-In Self Test (LBIST)  un problema serio per i circuiti integrati moderni.