Liczne badania nad projektowaniem ukladów VLSI o niskim poborze mocy wzrosly wraz z rosn?cym zapotrzebowaniem na przeno?ne urz?dzenia elektroniczne. Ze wzgl?du na zaawansowan? technologi? ukladów scalonych, minimalny rozmiar elementów obwodów VLSI stale si? zmniejsza. Producenci ukladów VLSI skutecznie wykorzystuj? zalety mo?liwego zmniejszenia rozmiaru elementów poprzez skalowanie (zmniejszanie) istniej?cych projektów ukladów VLSI, które s? w stanie zwi?kszyc szybko?c obwodu. Zmniejszenie geometrii tranzystora i liczba tranzystorów na pojedynczym chipie ro?nie wykladniczo; zarz?dzanie energi? w projektowaniu VLSI stalo si? kluczowe. Wyciek podprogowy jest glównym skladnikiem wycieku mocy w obwodach VLSI. Wyciek ten nale?y zmniejszyc, aby moc byla obslugiwana w lepszy sposób. Techniki takie jak CMOS, stos, u?pienie i u?pienie s? u?ywane do kontrolowania wycieku podprogowego. Te efektywne techniki projektowania obwodów cyfrowych o niskim poborze mocy zmniejszaj? ogólne rozpraszanie mocy. Charakterystyki obwodów cyfrowych, takich jak inwerter, nand, nor, exclusive-or, pól sumator i pól odejmator s? analizowane i porównywane w ró?nych technologiach, takich jak 45nm, 120nm, 180nm.