Rosn?ca zlo?ono?c ukladów SoC (System-on-Chip) doprowadzila do w?skiego gardla systemu z powodu problemów ze skalowalno?ci? systemu magistrali. Prowadzi to do spadku wydajno?ci przyszlych ukladów SoC z bardziej zlo?onymi obwodami wewn?trz nich. Siec na chipie (NoC) zostala zaproponowana jako jedno z rozwi?za? maj?cych na celu przezwyci??enie tych problemów, zwlaszcza w odniesieniu do komunikacji mi?dzy wlasno?ciami intelektualnymi (IP) w chipie. Podstawy projektowania NoC obejmuj? wybór topologii sieci, a zatem konieczna jest optymalizacja wydajno?ci, aby zapewnic pelne wykorzystanie mo?liwo?ci sieci. W zwi?zku z tym zaproponowano wielopoziomowe techniki partycjonowania sieci w celu uzyskania optymalnego projektu sieci w oparciu o jej wydajno?c. Wydajno?c sieci mierzona jest jej przepustowo?ci?, ?rednim rozmiarem kolejki, czasem oczekiwania i utrat? danych. Technika ta jest stosowana w studium przypadku przy u?yciu aplikacji wideo MPEG-4. Oczekuje si?, ?e proponowana technika zwi?kszy wydajno?c NoC.