Le rendement consommation/fr quence des futures g n rations de circuits int gr s sur silicium n'est pas satisfaisant cause de la faible mobilit lectronique et des relativement grandes tensions d'alimentation VDD requises. Ce travail se propose d'explorer num riquement les potentialit s des transistors effet de champ (FET) base de mat riaux III-V pour un fonctionnement en haute fr quence et une ultra basse consommation.Tout d'abord, l' tude consiste analyser th oriquement le fonctionnement d'une capacit MOS III-V en r solvant de fa on auto-coh rente les quations de Poisson et Schr dinger (PS). On peut ainsi comprendre comment et pourquoi les effets extrins ques comme les tats de pi ges l'interface high-k/III-V d gradent les caract ristiques intrins ques. Nous avons ensuite tudi plus en d tails les performances des MOSFET III-V en r gimes statiques et dynamiques sous faible VDD, l'aide du simulateur particulaire MONACO de type Monte Carlo. Les caract ristiques de quatre topologies de MOSFET ont t quantitativement tudi es en termes de rendement fr quence/consommation et de bruit. Nous en tirons des conclusions sur l'optimisation de ces dispositifs.